PAT-NO:

JP362044366A

DOCUMENT-IDENTIFIER: JP 62044366 A

TITLE:

GRINDING METHOD FOR SEMICONDUCTOR WAFER

PUBN-DATE:

February 26, 1987

INVENTOR-INFORMATION: **NAME** YAMANE, KENJI SAKAMURA, KAZUNARI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

NOUKATA TOSHIBA ELECTRON KK

N/A

APPL-NO:

JP60180521

APPL-DATE:

August 19, 1985

INT-CL (IPC): B24B007/02, H01L021/304

ABSTRACT:

PURPOSE: To make such an element as being small in contact resistance with an envelope formable so easily in a lapping process at the time of setting a brazing material, by installing grinding grooves of more than two directions on a grinding surface when grinding a semiconductor wafer with a grinding wheel.

CONSTITUTION: A semiconductor wafer 2 of about 600μm in film thickness is clamped to a fixed block 1, rotating a grinding wheel 3a in an X direction, and this fixed block 1 is moved in a Y direction, whereby the wafer 2 is ground so as to be formed into about 300μm in film thickness. Likewise, it is ground so as to become about 200μm in the film thickness by a grinding wheel 3b. and a one directional grinding groove of several μm in depth is formed. Next, a position of the wafer 2 is rotatively moved as far as 90°, and its surface is lightly ground by a grinding wheel 3c, whereby a reticulate grinding groove is formed on a surface of the wafer 2. In succession, the wafer 2 on which the reticulate grinding groove is formed is divided into plural elements, and each grinding surface of these elements is stuck and locked to an envelope 5 via a brazing material. Thus, the wafer surface is reticulated at a lapping process whereby it contact resistance with the envelope 5 is reducible.

COPYRIGHT: (C)1987, JPO& Japio

(9日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-44366

@Int.Cl.4

識別記号

庁内整理番号

❸公開 昭和62年(1987)2月26日

B 24 B 7/02 H 01 L 21/304 7512-3C B-7376-5F

審査請求 未請求 発明の数 1 (全3頁)

砂発明の名称 半導体ウェハの研削方法

②特 顋 昭60-180521

20出 願昭60(1985)8月19日

⑫発 明 者 山 根 健 次 北九·

次 北九州市小倉北区下到津1-10-1 株式会社東芝北九州

工場内

² 9発 明 者 坂 村 一 成 直方市大字上新入1891の1 直方東芝ェレクトロニクス株

式会社内

⑪出 願 人 株 式 会 社 東 芝

川崎市幸区堀川町72番地

⑪出 願 人 直方東芝エレクトロニ

直方市大字上新入1891の1

クス株式会社

印代 理 人 弁理士 則近 憲佑 外1名

明細 書

1. 発明の名称

半導体ウェハの研削方法

2. 特許請求の範囲

研削砥石を用いて、半導体ウェハを研削するに あたりこの研削面に少なくとも 2 方向以上の研削 褥を形成することを特徴とする半導体ウェハの研 削方法。

3. 発明の詳細な説明

(発明の技術分野)

本発明は半導体ウェハの表面研削、特にグラインダラッピング方法に関するものである。

〔発明の技術的背景とその問題点〕

従来のグラインダラッピングの一例を図を用いて説明する。

一般に、シリコン単結晶をスライス(輸切り) して得られたシリコンウエハは 600 μm 程度の膜 厚を有している。このウエハを砥石により研削し 200 μm 程度にするのがグラインダラッピング工 程である。 従来は第3図に示すようにシリコンウェハ2上で砥石3を一方向に回転させることにより研削していた。

そしてとの研削されたウェハ2は複数の案子に 分割され、各案子は半導体装置の外囲器に固着用 ロウ材で固定される。

従来、上記のようにウェハ2の研削を砥石3の一方向の回転のみにより行なっているため、このウェハ2の研削面は第3図(b)に示すような一方向の研削帯が形成される。

そして、このような一方向の研削機の形成された案子を外囲器にろう材で固着すると、外囲器との接触面積が小さいため、この固着部での接触抵抗が大くなる。

ところでPN アイソレーションによる集機回路では半導体基板を通じての、 寄生 PNP などによる漏れ電流が完全には防止できない。 このため上配のように来子と外囲器との接触抵抗が大きい場合、漏れ電流により電圧降下が大きくなる。 そして、漏れ電流の生じた部分における案子内部電位が不

特開昭62-44366(2)

必要に高くなり近くの懇助領状へ不断望なパイナ スを与え終動作させる。

また、上配索子への観気信号、例えばコレクタ 製造を上記外囲製の同着部から入出力する場合、 ここで接触延折が大きいと消費電力が大きくなっ てしまり。

このような問題を解決する方法として、例えば ウエハ2の研削無了後、ダイヤモンドカッタなど 耐削面に複数の引っかき都を形成することも考え られるが、この場合工程数が増えて生産効果が感 くなる。

(発明の目的)

本発明は上記従来の問題点を形決し、 半線体業子の外囲器へのろう材による過度に設し、 この外間為との緩触様式が小さい表子をラッピング工程で簡単に形成することができる半導体ウェハの研削方法を提供することを目的とする。

(発明の概要)

本発明は上配目的を達成するための、研削低石 を用いて単編体ケエハを研削するにあたりこの研

を駐るく削る。これにようウエハ2の要面には毎 1 関切に示けように期目状の研削者が形成される。 (最終仕上げ工程)

上記のようにして、親目状の新削離の形成されたウェハ2は複数の素子に分割され、傷々の余子は群2回に示すように能送した新削頭を、ろう別4を介して外囲超5に接着・超速される。そしてこの漢子25の上間の建設はボンディングワイヤによう外部減出リード35へ接続される。 両

本実物例为法によると半導体系子 2 b の外函器 5 への影響菌をクライングラッピング工場で概目 状にすることにより外胞器 5 との海触旋抗を小さ くすることができる。

そしてこのようにグラインダ工程で編目状の研制機の形成されたウェハ2は一方向の研制機の形成されたウェハ2は一方向の研制機の形成されたウェハよりも設面積が大きくなる。この大めこのウェハ2を分割して形成される数子 2b はろう材々との接合関策が大きくなり、外配数5 との接触抵抗が低減する。

従って、漏れ電視による不所望な高級包は低減

関節に少なくとも2万均以上の原用器を形成することを特徴とする半等体のエハの研削方法である。 (筆級の現物例)

本死明方限を用いて単身体ウエハの基面(外閣 器との接合的)を傾削する一支施例を図を用いて 製明する。

語1工程 第1回回れたされるように、固定台1 に関係的600μmの半導体ウェハ2を固定し、窓 1の配石3aを矢印×で示される方向に固転でを あ。そして固定台1を矢印Yで示される方向に固転へを 動きセウェハ2を第1の低石3aにより機関的 300μmになるようが削する。(短研削工程の 第2工程 第1回回れたされるように、 近研削工程 第2工程 第1回回れたされるように、 近研削工程 第2工程 第1回回れたされるように、 近研削工 2工程 第1回回れたことでは発さ に第2の避石30により、 異写約200μmとを よう研削する。との工程によりウェハ2には発さ 数μmの一方向の研制体が移取される。(中仕上

第3工程 第1回(c) 代示されるように、ウェハ2 の位態を90°回転移動し無3延石3c K より安通

され、調動作が防止される。そして消費電力も依 被される。

また、従来はろう材もとして学起性の良いSn-Pbなどの学用を用いていたが、多少学用より呼吸性はかざいが、安価な銀合有過服果等の無常例を 期いることが可能となる。

加えてろう材4との接触面板が大きいため外別 盤5の接筆波数が向上する。

本発明は上記一実施例に限定されるものではなく、例えば半導体ウエハの狭厚は200mmでなくともよい。また就石は3種類以上用いてより細かな網目状の研測器を形成してもよい。

(発射の効果)


工程)

本務明方法によると、研例既石により半導体の エハに納目状の研削器を形成することにより、外 囲器との接触経統の小さい架子を簡単に形成する ことができるという効果がある。

4. 図面の館幕な説弱

第1 図(M)万面(A)は本発明の一発超列方法を示す 工程図例図(A)はこの実施判により形成されたウェ

特開昭62-44366(3)



第1四

